

WPI



Analogue=digital converter part monitor and measuring equipment -
 automatically measures and monitors the static and dynamic
 characteristics, analyses errors and transients
 AB - SU1005297 The equipment consists of pulse generator (1), signal source
 (2), current source (3), diode commutator (4), the analogue-digital
 converter being checked (5), register unit (6), delay unit (7), code-
 voltage converters (8) and (9), comparators (10,11, 12,13), memory codes
 register (14), computer unit (15), decoder (16), pulse counters (17) and
 (18), registers (19-23), code subtraction unit (24), adder (25), code
 comparison unit (26), code commutator (27), sample converter (28).

The equipment monitors the voltage levels pertaining to logic '0'
and '1' conditions in the output of the converter being checked, which
 indicate faults in the operation. Static errors can be measured at any
 point in the frequency range of incoming signals. The dynamic
 characteristics of an ADC can be measured and monitored, especially
 conversion time and processing errors. The equipment is capable of
 analysing the characteristics of various transient phenomena and this
 clearly will lead to a great advance in reliability, with each unit of
 the converter being checked on performance. Bul.10/15.3.83

- (Dwg.1/1)
 PN - SU1005297 A 19830317 DW198404 009pp
 PR - SU19813250977 19810223
 PA - (KIPO) KIEV POLY
 IN - BEDA V I; SERGEEV I Y A; VOLODARSKI E T
 MC - S01-H01 U21-A03
 DC - S01 U21
 IC - H03K13/02
 AN - 1984-022430 [25]

Союз Советских
Социалистических
Республик



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 23.02.81 (21) 3250977/18-21

с присоединением заявки № -

(23) Приоритет -

Опубликовано 15.03.83. Бюллетень № 10

Дата опубликования описания 17.03.83

(11) 1005297

THE BRITISH LIBRARY

- 1 AUG 1983

SCIENCE REFERENCE

LIBRARY

Н 03 К 13/02

(53) УДК 681.325
(088.8)

(72) Авторы
изобретения

В.И. Беда, И.Ю. Сергеев, Е.Т. Володарский, Ю.С. Шумков,
Ю.П. Белянин и В.И. Иванов

(71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия
Великой Октябрьской социалистической революции

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И КОНТРОЛЯ ПАРАМЕТРОВ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

Изобретение относится к измерительной технике и предназначено для автоматического контроля и измерения параметров аналого-цифровых преобразователей (АЦП), а также может быть использовано при построении информационно-измерительных систем.

Известно устройство для проверки аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами образцового и проверяемого аналого-цифровых преобразователей и через умножитель частоты соединен с первым входом вентиля, второй вход которого соединен с выходом счетчика, а второй вход соединен с первым выходом переключателя, второй выход которого соединен с первым входом элемента ИЛИ, а вход через кнопку соединен с входной шиной устройства, второй вход элемента ИЛИ соединен с выходом вентиля и с входом первого де-

2
лителя частоты, выход которого соединен с входом счетчика, выход элемента ИЛИ соединен с вторыми входами образцового и проверяемого аналого-цифровых преобразователей, а выход второго делителя частоты соединен с входами регистрирующего устройства, выход элемента ИЛИ через линию задержки соединен с первым входом реверсивного счетчика, второй вход которого соединен с выходом проверяемого аналого-цифрового преобразователя, выход образцового аналого-цифрового преобразователя соединен с первым входом устройства сравнения кодов, второй вход которого соединен с выходом реверсивного счетчика, а первый, второй и третий выходы соединены соответственно с входом генератора импульсов и с третьим и четвертым входами реверсивного счетчика, пятый вход которого соединен с выходом генератора импульсов и входом второго делителя частоты [1].

Однако данное устройство не обеспечивает достаточную точность измерения параметров аналого-цифровых преобразователей и имеет ограниченные функциональные возможности.

Известно устройство для измерения характеристик аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами образцового и проверяемого аналого-цифровых преобразователей, причем выход образцового аналого-цифрового преобразователя соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом реверсивного счетчика, а первый, второй и третий выходы соединены соответственно с входом генератора импульсов и с первым и вторым входами реверсивного счетчика, третий вход которого соединен с выходом генератора импульсов и входом делителя частоты, выход элемента ИЛИ через линию задержки соединен с четвертым входом реверсивного счетчика, пятый вход которого соединен с выходом проверяемого аналого-цифрового преобразователя, первый вход вентиля соединен с выходом триггера, первый вход которого соединен с первым выходом переключателя, второй выход которого соединен с первым входом элемента ИЛИ, а вход через кнопку соединен с входной шиной устройства, второй вход элемента ИЛИ соединен с выходом вентиля, выход элемента ИЛИ соединен с вторыми входами проверяемого и образцового аналого-цифровых преобразователей, выход делителя частоты соединен с входами регистрирующего блока, причем синхронизатор подключен своим выходом к управляющему входу вентиля, а входом - к четвертому выходу блока сравнения кодов и к первому входу задатчика максимальной погрешности, второй вход которого соединен с выходом генератора, а выходы задатчика максимальной погрешности, образцового и проверяемого аналого-цифровых преобразователей подключены к входам элемента памяти, при этом выход вентиля подключен к входу счетчика количества измерений, выход которого подключен к входу счетчика количества измерений, выход которого подключен к управляющему входу делителя частоты и второму входу триггера [2].

Однако данное устройство имеет ограниченные функциональные возможности, так как оно позволяет определять лишь значения статической погрешности преобразования проверяемых АЦП.

Целью изобретения является расширение функциональных возможностей и повышение достоверности результатов исследований.

Поставленная цель достигается тем, что в устройстве для измерения и контроля параметров аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами проверяемого и образцового аналого-цифровых преобразователей, управляемый генератор импульсов, управляемую линию задержки и регистрирующий блок введены первый и второй преобразователи код-напряжение, коммутатор кодов, блок компараторов и вычислительный блок, причем выход первого преобразователя код-напряжение соединен с первым входом источника входного сигнала, а вход соединен с выходом коммутатора кодов, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами вычислительного блока, четвертый выход которого соединен со входом второго преобразователя код-напряжение, пятый - со входом управляемого генератора импульсов, шестой - с первым входом регистрирующего блока, седьмой - со вторым входом последнего и первым входом управляемой линии задержки, при этом первый и второй входы соединены с первым выходом управляемого генератора импульсов, третий вход - с выходом образцового аналого-цифрового преобразователя, а четвертый с третьим входом регистрирующего блока и с выходом блока компараторов, информационные входы которого соответственно соединены с выходами проверяемого аналого-цифрового преобразователя, управляющий вход соединен с выходом второго преобразователя код-напряжения, а вход синхронизации соединен со вторым выходом управляемого генератора импульсов и со вторым входом источника входного сигнала, а третий выход - со вторым входом управляемой линии задержки, выход которого соединен со вторым входом проверяемого аналого-цифрового преобразователя.

Кроме того, вычислительный блок содержит первый и второй счетчики импульсов, дешифратор, узел вычитания кодов, сумматор, узел сравнения кодов и первый, второй, третий, четвертый и пятый регистры, причем выходы дешифратора подключены соответственно к первым входам первого, второго, третьего, четвертого и пятого регистров и к третьему выходу блока, второй же выход его соединен с выходом первого регистра, второй вход которого соединен с выходом сумматора, первый вход которого соединен с выходом узла вычитания кода, первый вход которого соединен с третьим входом блока, а второй вход соединен с выходом второго регистра, вторым входом сумматора, первым выходом блока и с первым выходом узла сравнения кодов, второй вход которого соединен с четвертым входом блока, а третий и четвертый входы с выходами третьего регистра, а выход соединен с шестым выходом блока и с первым входом первого счетчика, второй вход которого соединен со вторым входом блока, а выход соединен с седьмым выходом блока, первый вход которого через второй 30 счетчик соединен со входом дешифратора, а четвертый и пятый выходы блока соединены соответственно с выходами четвертого и пятого регистров.

Блок компараторов содержит и компараторов, первые входы которых соединены с информационными входами блока, вторые входы с управляемым входом блока, а выходы соответственно со входами регистра запоминания кода, выход которого соединен с выходом блока, а управляющий вход - со входом синхронизации блока.

На чертеже представлена схема устройства для измерения и контроля параметров аналого-цифровых преобразователей, содержащего управляемый генератор 1 импульсов, источник 2 входного сигнала, состоящий из управляемого источника 3 тока и диодного коммутатора 4, проверяемый аналого-цифровой преобразователь 5, регистрирующий блок 6, управляемую линию задержки 7, первый преобразователь 8 код-напряжение, второй преобразователь 9 код-напряжение, блок 10 компараторов, состоящий из компараторов 11-13 и регистра 14 запоминания кода, вычисли-

тельный блок 15, состоящий из дешифратора 16, счетчиков 17 и 18 импульсов, регистров 19-23, узла 24 вычитания кодов, сумматора 25 и узла 26 сравнения кодов, коммутатор 27 кодов, образцовый аналого-цифровой преобразователь 28.

Устройство работает следующим образом.

10 Устройство позволяет производить контроль уровней напряжений логических "0" и "1" выходного кода проверяемого аналого-цифрового преобразователя (АЦП) 5. Для контроля напряже-

15 ния логического "0" на выходах АЦП 5 с дешифратора 16 вычислительного блока 15 на вход регистра 21 поступает код нулевой точки (N_0) диапазона изменения входного сигнала проверяемого АЦП 5 (т.е. код входного сигнала, соответствующего выходному коду АЦП 5 вида 00, ..., 00). Одновременно с дешифратора 16 на регистр 23 поступает код команды для управляемого генератора 1. По данной команде формируется режим работы управляемого генератора 1 (потенциальный режим) и осуществляется его запуск. Тактовые им-

20 пульсы с управляемого генератора 1 поступают на счетчики 17 и 18 импульсов вычислительного блока 15 для синхронизации работы отдельных узлов устройства. Первый тактовый импульс с управляемого генератора 1, поступающий на счетчик 17, формирует с дешифратора 16 команду на коммутатор кодов 27, согласно которой через коммутатор кодов 27 на вход первого преобразователя 8 код-напряжение поступает код (N_0) нулевой точки диа-

25 пазона, записанный в регистре 21. На выходе преобразователя 8 устанавливается соответствующее значение напряжения, которое поступает на управляемый источник 3 тока источника 2 входного сигнала. Под воздействием напряжения с выхода преобразователя 8 управляемый источник 3 тока генерирует соответствующее значение тока, который через диодный коммутатор 4 поступает на нагрузку, которой является входное сопротивление проверяемого АЦП 5. Диодный коммутатор 4 управляется выходным сигналом управляемого генератора 1 импульсов. В потенциальном режиме работы управляемого генератора 1 выходной сигнал является потенциалом, обеспечивающим от-

30 крытое состояние диодного коммута-

ра 4. Таким образом, на нагрузке источника 2 входного сигнала, которой является входное сопротивление АЦП 5, формируется сигнал U_0' , соответствующий нулевой точке диапазона. Данное значение сигнала измеряется образцовым АЦП 28 и получаемый кодовый эквивалент N_0' характеризуется погрешностью, вносимой преобразователем 8 и источником 2. Коды N_0 с регистра 21 и N_0' с образцового АЦП 28 вычитаются в узле 24 вычитания кодов, а полученная разность добавляется в сумматоре 25 к величине N_0 , поступающей с регистра 21. Скорректированное значение кода $N_{окор} = [N_0 + (N_0 - N_0')]$ хранится в регистре 19 и с его выхода поступает на коммутатор кодов 27. Начиная со второго цикла работы устройства, по команде с дешифратора 16 коммутатор кодов 27 передает скорректированное значение кодов $N_{окор}$. Коррекция значения входного сигнала проверяемого АЦП 5 до значения, соответствующего выходному коду вида 00, ..., 00, продолжается аналогично на протяжении n циклов, количество которых априорно выбирается из условия обеспечения заданной точности установки. По истечении n циклов работы устройства, количество которых фиксируется счетчиком 17, с дешифратора 16 на регистр 23 поступает новая команда на управляемый генератор 1, дополнительно разрешающая выдачу синхриимпульса с управляемого генератора 1 на управляемую линию задержки 7. При этом, величина задержки, заведомо превышающая время переходных процессов АЦП 5, задается соответственно числу, записанному в счетчике 18 вычислительного блока 15. Задержанный синхриимпульс с выхода управляемой линии задержки 7 запускает проверяемый АЦП 5, который осуществляет преобразование нулевого входного сигнала в соответствующее значение кода. Выходной код АЦП 5 поступает на первые входы компараторов 11-13 блока 10 компараторов, на вторые входы которых поступает опорное напряжение с выхода второго преобразователя 9 код-напряжение, соответствующее верхней (по абсолютной величине) границе диапазона напряжений логического "0". Значение верхней границы диапазона напряжений логического нуля задается кодом, поступающим с дешифратора 16 вычислительного блока 15 и хранящемся в ре-

гистре 22, выход которого подключен ко входу преобразователя 9 код-напряжение. Максимальное количество компараторов 11-13 соответствует количеству разрядов выходного кода АЦП 5. Выходные разряды АЦП 5, в которых напряжение логического нуля лежит в допустимых пределах (т.е. меньше опорного сигнала), при сравнении с ним дают на соответствующих выходах компараторов логический "0", а разряды, где напряжение "0" больше опорного сигнала (т.е. выходит за границы допустимого), проявляют себя появлением логической "1" на выходах соответствующих компараторов. Выходы компараторов 11-13 подключены к регистру 14 запоминания кода блока 10 компараторов, где фиксируется выходной код АЦП 5 по управляющему сигналу с генератора 1. С выхода регистра 14 выходной код АЦП 5 поступает на регистрирующий блок 6. Наличие логических "1" в разрядах данного кода говорит о неверной работе соответствующих разрядов проверяемого АЦП 5.

Аналогично производится контроль значений напряжения логической "1" в выходных разрядах АЦП 5. При этом на входе проверяемого АЦП 5 устанавливается максимальное значение входного сигнала (т.е. такое, которое соответствует выходному коду АЦП 5 вида 11, ..., 11), а в регистр 22 записывается код напряжения, соответствующего нижней (по абсолютной величине) границе диапазона напряжений логической "1". Выходной код АЦП 5 поступает на регистрирующее устройство 6. Наличие логических "0" в разрядах выходного кода говорит о неверной работе соответствующих разрядов проверяемого АЦП 5.

Так как с помощью регистра 22 и преобразователя 9 возможно задание различных опорных сигналов для компараторов 11-13, данное устройство позволяет разбраковывать по уровню напряжений логических "0" и "1" различные по типу применяемой логики аналого-цифровые преобразователи.

При исследовании статической погрешности преобразования АЦП 5 устройство работает следующим образом.

С дешифратора 16 вычислительного блока 15 на вход регистра 21 поступает код (N_x) проверяемой точки диапазона изменения входного сигнала.

АЦП 5 (где k - номер точки). Дальнейший процесс формирования входного сигнала U_k с заданной точностью аналогичен описанному выше режиму.

Задержанный синхроимпульс с выхода управляемой линии задержки 7 запускает проверяемой АЦП 5, который осуществляет преобразование напряжения U_k k -й поверяемой точки диапазона в соответствующее значение выходного кода (N_k'') АЦП 5. Зафиксированный выходной код (N_k'') проверяемого АЦП 5 поступает на регистрирующий блок 6 и на узел 26 сравнения кодов вычислительного блока 15. Узел 26 сравнения кодов сравнивает начальный кодовый эквивалент (N_k) поверяемой точки диапазона изменения входного сигнала АЦП 5, поступающий с регистра 21, и полученный в результате преобразования выходной код N_k'' проверяемого АЦП 5. При этом вычисляется абсолютное значение статической погрешности преобразования АЦП 5 $\Delta k = |N_k - N_k''|$ в кодовом представлении и происходит сравнение полученного значения статической погрешности АЦП 5 с заданными из регистра 20 допустимыми значениями статической погрешности. В результате вырабатывается сигнал "Норма", свидетельствующий о том, что у проверяемого АЦП 5 статическая погрешность не превышает допустимых значений (в допусковой области) и передается на регистрирующий блок 6. В противном случае значение абсолютной статической погрешности Δk и преобразованное значение N_k'' поверяемой точки индицируется на регистрирующем блоке 6. Аналогично производится измерение и контроль статической погрешности преобразования АЦП 5 для любой точки диапазона изменения входного сигнала.

Устройство позволяет также измерять и контролировать динамические характеристики проверяемого АЦП 5, а именно: время преобразования и динамическую погрешность преобразования.

В режиме измерения времени преобразования аналогично описанному (для режима измерения статической погрешности) производится измерение проверяемым АЦП 5 фиксированного входного сигнала $|U_k|$, соответствующего k -й точке диапазона изменения входного сигнала. Цифровой эквивалент $|N_k''|$ из-

меряемого сигнала $|U_k|$ фиксируется в блоке 10 компараторов и запоминается в регистре 14 запоминания кода. Далее с дешифратора 16 на регистр 23 вычислительного блока 15 поступает новая команда на управляемый генератор 1 импульсов, которая переводит генератор 1 в динамический режим работы (на выходе генератора формируются импульсы напряжения фиксированной длительности и амплитуды). Таким образом, управляющий сигнал, поступающий с генератора 1 на диодный коммутатор 4 источника 2 входного сигнала, является импульсом, временные характеристики которого определяют время существования фиксированного входного сигнала $|U_k|$ на входе проверяемого АЦП 5. По этой же команде на управляемый генератор 1 импульсов осуществляется его запуск и импульс синхронизации со второго выхода генератора 1 поступает через управляемую линию задержки 7 на второй вход проверяемого АЦП 5 с задержкой, величина которой заведомо больше расчетного значения времени переходных процессов проверяемого АЦП 5 ($T_{пер.проц}$) и задается числом, записанным в счетчике 18 импульсов. Таким образом первое преобразованное значение проверяемого АЦП 5, полученное в динамическом режиме, фиксируется в блоке 10 компараторов относительно нижней границы диапазона напряжения логической "1" задаваемой преобразователем 9 и запоминается в регистре 14.

Это значение не будет отличаться от соответствующего значения выходного кода АЦП 5 в статическом режиме. Данное значение кода (N_k'') с выхода регистра 14 запоминания кодов поступает на узел 26 сравнения кодов вычислительного блока 15. Узел 26 сравнения кодов сравнивает начальный кодовый эквивалент (N_k) поверяемой точки диапазона изменения входного сигнала АЦП 5, поступающий на схему 26 с регистра 21, и полученный в результате преобразования выходной код проверяемого АЦП 5 (N_k''). При этом вычисляется абсолютное значение погрешности преобразования АЦП 5 $\Delta k = (N_k - N_k'')$ в кодовом представлении и происходит сравнение полученного значения погрешности преобразования АЦП 5 с заданными из регистра 20 допустимыми значениями погрешности. Если погрешность преобразования проверяемого АЦП 5 в

данном цикле не превышает допустимых значений (в допусковой области), то вырабатывается сигнал "Норма" и по этому сигналу, поступающему на счетчик 18, значение задержки уменьшается на единицу. Уменьшенное на единицу значение задержки поступает на управляемую линию задержки 7 и регистрирующий блок 6, но не регистрируется, так как на регистрирующий блок 6 также поступает сигнал "Норма" с выхода узла 26 сравнения кода и запрещает регистрацию текущего значения задержки.

Описанный цикл измерения входного прямоугольного импульса проверяемым АЦП 5 повторяется m раз с той лишь разницей, что интервал времени от момента t_1 поступления измеряемого импульса (U_k) на первый вход проверяемого АЦП 5 до момента t_2 поступления на второй вход АЦП 5 синхроимпульса с выхода управляемой линии задержки 7 постоянно в каждом цикле уменьшается на одну единицу дискретности задания задержки. Для m -го цикла измерения сигнал U_k подается в течение времени $t_{\text{зад}}^m = [t_2 - (m-1)] - t_1$. Очевидно, если при m -ом измерении величина задержки, задаваемая управляемой линией задержки 7 станет меньше времени переходных процессов $T_{\text{перпрод}}$ проверяемого АЦП 5, то на входе АЦП 5 в момент прихода запускающего импульса с управляемой линии задержки 7 не успеет установиться полное значение входного сигнала U_k и в результате преобразования на выходе АЦП 5 появляется код N_k'' , отличный от N_k' , который фиксируется в регистре 14 запоминания кода блока 10 компараторов. В данном m -ом цикле сравнение выходного кода АЦП 5 (N_k) с начальным кодовым эквивалентом (N_k) проверяемой точки диапазона в узле 26 сравнения кодов, а также вычисленного значения погрешности с границами допусковой области погрешности преобразования покажет, что погрешность преобразования превышает допустимые значения. На выходе узла 26 сравнения кодов не будет сформирован сигнал "Норма", что запрещает дальнейшее уменьшение значения задержки в счетчике 18 импульсов и разрешает регистрацию зафиксированного значения задержки с выхода счетчика 18 в регистрирующем блоке 6. Данное значение задержки соответствует иско-

мому значению времени переходных процессов во входных цепях проверяемого АЦП 5, являющемуся одной из составляющих собственно времени преобразования $T_{\text{пр}} = T_{\text{перпрод}} + T_{\text{форм кода}}$.

В режиме определения времени формирования выходного кода $T_{\text{форм кода}}$ проверяемого АЦП 5 аналогично описанному (для режима измерения времени переходных процессов) задается динамический режим работы устройства. Управляемый генератор 1 импульсов по команде с регистра 23 вычислительного блока 15 переведен в динамический режим. На выходе источника 2 входного сигнала АЦП 5 формируется сигнал (U_k), являющийся прямоугольным импульсом, нормированным по амплитуде (n циклов коррекции в статическом режиме) и по длительности, который определяется временными характеристиками управляющего импульса с первого выхода генератора 1 на вход диодного коммутатора 4. Производится запуск генератора 1 по команде с регистра 23. Импульс синхронизации со второго выхода генератора 1 поступает через управляемую линию задержки 7 на второй вход проверяемого АЦП 5 с задержкой относительно заднего фронта измеряемого импульса (U_k), величина которой заведомо больше расчетного значения времени формирования выходного кода проверяемого АЦП 5 и задается числом, записанным в счетчике 18 импульсов. Кроме того, длительность входного измеряемого импульса (U_k) на первом входе проверяемого АЦП 5, задаваемая с управляемого генератора 1, больше расчетного значения собственно времени преобразования проверяемого АЦП 5. Таким образом, первое преобразованное значение N_k' проверяемого АЦП 5, полученное в динамическом режиме, фиксируется в блоке 10 компаратора и запоминается в регистре 14 запоминания кода по управляющему сигналу (прямоугольный импульс) с первого выхода генератора 1. Это значение не отличается от соответствующего выходного кода АЦП 5 в статическом режиме. Данное значение кода (N_k'') с выхода регистра 14 поступает на узел 26 сравнения кодов вычислительного блока 15. Узел 26 сравнения кодов сравнивает начальный кодовый эквивалент (N_k) k -й точки диапазона изменения входного сигнала АЦП 5 с регистра 21 и полученное значение кода N_k'' . При

этом, если погрешность преобразования АЦП 5 в данном цикле не превышает допустимых значений, то вырабатывается сигнал "Норма", и по этому сигналу, поступающему на счетчик 18 импульсов, записанное в счетчике значение задержки уменьшается на одну единицу. Уменьшенное на единицу значение задержки поступает на управляемую линию задержки 7 и регистрирующий блок 6, но не регистрируется, так как на регистрирующий блок 6 поступает также сигнал "Норма", запрещающий регистрацию текущего значения задержки.

Описанный цикл измерения входного прямоугольного импульса (U_k) проверяемого АЦП 5 повторяется 5 раз с той лишь разницей, что интервал времени от момента t_2 поступления на второй вход АЦП 5 синхроимпульса с выхода управляемой линии задержки 7 до момента t_3 окончания измеряемого импульса (U_k) на первом входе проверяемого АЦП 5 постоянно уменьшается в каждом цикле измерения на одну единицу дискретности задания задержки. Для 5-го цикла измерения сигнал U_k на первом входе проверяемого АЦП 5 закончится относительно поступающего на второй вход проверяемого АЦП 5 с выхода управляемой линии задержки 7 синхроимпульса по истечении временного интервала

$$t_{300}^5 = t_3 - [t_2 - (5-1)].$$

Очевидно, если при 5-ом цикле измерения величина задержки, задаваемая управляемой линией задержки 7, от момента t_3 окончания импульса входного сигнала (U_k) относительно момента t_3 поступления на второй вход АЦП 5 синхроимпульса станет меньше времени формирования выходного кода проверяемого АЦП 5 ($T_{\text{форм.код}}$), то выходной код АЦП 5 ($N_k^{\text{н}}$), поступающий последним на вход блока 10 компараторов в момент окончания управляющего импульса на входе синхронизации регистра 14 запоминания кода и являющийся последним запомненным в регистре 14 значением выходного кода АЦП 5 за время существования управляющего импульса на входе синхронизации регистра 14, не будет совпадать с кодом $N_k^{\text{н}}$. В данном 5-ом цикле сравнения выходного кода АЦП 5 ($N_k^{\text{н}}$), который зафиксирован в регистре 14 блока 10 компараторов с началь-

ным кодовым эквивалентом (N_k) точки диапазона в узле 26 сравнения кодов, а также вычисленного значения погрешности с границами допусковой области погрешности преобразования покажет, что погрешность преобразования в данном 5-ом цикле измерения превышает допустимые значения. На выходе узла 26 не будет сформирован сигнал "Норма", что запрещает дальнейшее уменьшение значения задержки в счетчике 18 и разрешает регистрацию зафиксированного значения задержки с выхода счетчика 18 в регистрирующем блоке 6. Данное значение задержки соответствует искомому значению времени формирования выходного кода проверяемого АЦП 5. Это вторая составляющая собственно времени преобразования АЦП 5.

Устройство позволяет произвести измерение и контроль динамической погрешности преобразования (в общем случае построение переходной характеристики проверяемого АЦП 5). Данный режим реализуется аналогично режиму измерения времени переходных процессов АЦП 5. Разница заключается в том, что задаются разные значения величины задержки (число в счетчике 18) синхроимпульса, поступающего со второго выхода генератора 1 через линию задержки 7 на второй вход АЦП 5 относительно момента прихода - измеряемого сигнала U_k . В результате фиксируем выходной код АЦП 5 ($N_k^{\text{н}}$) и абсолютное значение динамической погрешности преобразования АЦП 5 для текущего значения задержки и получаем переходную характеристику АЦП 5. Это позволяет производить оперативный анализ переходной характеристики по различным критериям. При колебательном характере переходной характеристики исключается неоднозначность определения времени преобразования проверяемого АЦП 5. Все это определяет повышение достоверности результатов исследования.

Таким образом, устройство позволяет измерять и контролировать значения напряжений логического "0" и "1" на выходах проверяемого АЦП, а также разбраковывать АЦП по этому критерию, позволяет также измерять и контролировать динамические характеристики проверяемых АЦП (время преобразования, динамическую погрешность) и частные динамические параметры АЦП (время пе-

реходных процессов, время формирования выходного кода). Последние позволяют выявить степень влияния отдельных узлов исследуемых АЦП на их динамические характеристики. Возможность измерения динамической погрешности АЦП предполагает оперативное отображение кривой переходного процесса установления кода на выходе исследуемого АЦП (переходная характеристика АЦП) и анализ характерных точек данной кривой. В частности, при колебательном характере переходной характеристики исключается неоднозначность определения времени преобразования АЦП, что в свою очередь повышает достоверность результатов исследования.

Формула изобретения

1. Устройство для измерения и контроля параметров аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами проверяемого и образцового аналого-цифровых преобразователей, управляемый генератор импульсов, управляемую линию задержки и регистрирующий блок, отличающееся тем, что, с целью расширения функциональных возможностей и повышения достоверности результатов исследования, в него введены первый и второй преобразователи код-напряжение, коммутатор кодов, блок компараторов и вычислительный блок, причем выход первого преобразователя код-напряжение соединен с первым входом источника входного сигнала, а вход соединен с выходом коммутатора кодов, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами вычислительного блока, четвертый выход которого соединен со входом второго преобразователя код-напряжение, пятый - со входом управляемого генератора импульсов, шестой - с первым входом регистрирующего блока, седьмой - со вторым входом последнего и первым входом управляемой линии задержки, при этом первый и второй входы соединены с первым выходом управляемого генератора импульсов, третий вход - с выходом образцового аналого-цифрового преобразователя, а четвертый - с третьим входом регистри-

рующего блока и с выходом блока компараторов, информационные входы которого соответственно соединены с выходами проверяемого аналого-цифрового преобразователя, управляющий вход соединен с выходом второго преобразователя код-напряжение, а вход синхронизации соединен со вторым выходом управляемого генератора импульсов и со вторым входом источника входного сигнала, а третий выход со вторым входом управляемой линии задержки, выход которой соединен со вторым входом проверяемого аналого-цифрового преобразователя.


2. Устройство по п. 1, отличающееся тем, что вычислительный блок содержит первый и второй счетчики импульсов, дешифратор, узел вычитания кодов, сумматор, узел сравнения кодов и первый, второй, третий, четвертый и пятый регистры, причем выходы дешифратора подключены соответственно к первым входам первого, второго, третьего, четвертого, пятого регистров и третьему выходу блока, второй выход его соединен с выходом первого регистра, второй вход которого соединен с выходом сумматора, первый вход которого соединен с выходом узла вычитания кода, первый вход которого соединен с третьим входом блока, а второй вход соединен с выходом второго регистра, вторым входом сумматора, первым выходом блока и с первым выходом узла сравнения кодов, второй вход которого соединен с четвертым входом блока, а третий и четвертый входы с выходами третьего регистра, а выход соединен с шестым выходом блока с первым входом первого счетчика, второй вход которого соединен со вторым входом блока, а выход соединен с седьмым выходом блока, первый вход которого через второй счетчик соединен со входом дешифратора, а четвертый и пятый входы блока соединены соответственно с выходами четвертого и пятого регистров.

3. Устройство по п. 1, отличающееся тем, что блок компараторов содержит п компараторов, первые входы которых соединены с информационными входами блока, вторые входы с управляемым входом блока, а выходы соответственно со входами регистра запоминания кода, выход которого соединен с выходом блока, а управляющий

вход - со входом синхронизации блока.

Источники информации,
принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке № 2436797, кл. Н 03 К 13/02, 1976.
2. Авторское свидетельство СССР № 738139, кл. Н 03 К 13/02, 30.05.80.



ВНИИПИ Заказ 1924/76 Тираж 934 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4